ModelSim® DE 是一款经济高效的 HDL 仿真解决方案,具有前所未有的验证功能。除了支持标准 HDL 之外,ModelSim DE 还提高了设计质量和调试效率。
ModelSim DE SKS
ModelSim 屡获殊荣的单内核仿真器 (SKS) 技术可在一个设计中透明地混合使用 VHDL 和 Verilog。其架构允许独立于平台的编译,并具有本地编译代码的出色性能。图形用户界面强大、一致、直观。在任何其他窗口中进行活动后,所有窗口都会自动更新。
例如,在 "结构 "窗口中选择一个设计区域,就会自动更新 "源"、"信号"、"过程 "和 "变量 "窗口。您可以在不离开 ModelSim 环境的情况下进行编辑、重新编译和重新仿真。所有用户界面操作均可编写脚本,仿真可在批处理或交互模式下运行。ModelSim DE 是一款功能强大的仿真解决方案,非常适合验证中小型 FPGA 设计,尤其是具有复杂关键功能的设计。
---