这个产品是任意的增加在PCIed的伴侣板, PCIem, PCIe板。 在那些情况下建议使用这地方CPU (即NIOSII核心)的地方对于改进系统性能是必需的,例如中断反应时间或致力的预处理。 NIOSII处理器能跑由200MHz钟频决定,使用用户定义的指示允许用户完成非常在专门用途的高性能。 此外,多NIOS (4个核心)在FPGA可以例示。
要减少Fpga要求的输入/输出别针的数量允许使用GEB企业FPGA板J2, SRAM委员会设计与一个部份多元化的地址或数据连接。
要帮助顾客使用它在她设计企业是的GEB使可利用IP可以被用于连接SRAM模块到Avalon公共汽车的一个参数MSRAM控制器。 它包含必要的逻辑分裂在一个的周期送地址循环的Avalon公共汽车32位(当它需要)和二个数据周期。 MSRAM IP能为计时公共汽车速度在编辑时的公共汽车周期专门制作。
---