{{product.productLabel}} {{product.model}}
{{#if product.featureValues}}{{product.productPrice.formattedPrice}} {{#if product.productPrice.priceType === "PRICE_RANGE" }} - {{product.productPrice.formattedPriceMax}} {{/if}}
{{#each product.specData:i}}
{{name}}: {{value}}
{{#i!=(product.specData.length-1)}}
{{/end}}
{{/each}}
{{{product.idpText}}}
{{product.productLabel}} {{product.model}}
{{#if product.featureValues}}{{product.productPrice.formattedPrice}} {{#if product.productPrice.priceType === "PRICE_RANGE" }} - {{product.productPrice.formattedPriceMax}} {{/if}}
{{#each product.specData:i}}
{{name}}: {{value}}
{{#i!=(product.specData.length-1)}}
{{/end}}
{{/each}}
{{{product.idpText}}}
... ReqTracer 可让您轻松实施和跟踪需求驱动型项目开发流程。 项目管理 最佳实践 ReqTracer 提供了一种交互式工具，可帮助实施和跟踪以需求为导向的项目开发流程，并促进流程的持续改进。 需求可追溯性 自动跟踪 ReqTracer 是管理硬件和 软件项目生命周期内需求可追溯性和影响分析的高效解决方案。ReqTracer 简化、自动化并实现了从硬件规格说明到 HDL 编码、实施和验证的需求可追溯性。 安全关键设计 符合法规 ReqTracer ...
SIEMENS EDA/西门子
... Oasys-RTL 通过在更高的抽象层次上进行优化，并使用集成的平面规划和布局功能，满足了对更高容量、更快运行时间、更好的 QoR 和物理感知的需求。 快速、高质量的物理 RTL 合成 Oasys-RTL 通过实现物理精度、底层规划和快速优化迭代来提高结果质量，从而按时完成设计。 功率感知合成 功率感知综合功能包括支持多阈值库、自动时钟门控和基于 UPF 的多VDD 流程。在综合过程中，Oasys-RTL 会根据 UPF 中定义的功耗意图，插入所有适当的电平转换器、隔离单元和保持寄存器。 直接从 ...
SIEMENS EDA/西门子
... 基于标准、OpenAccess、iPDK 和 TCL 的模拟混合信号设计的定制 IC 原理图驱动布局。 定制集成电路布局 L-Edit 是一款完整的分层物理布局编辑器，可在处理最复杂布局的同时提高工作效率。L-Edit 支持定制和原理图驱动布局。 处理最复杂的全定制设计 完全自定义分层物理布局 支持 FinFET、平面和所有其他晶体管技术 为功率晶体管、MEMS 和光子学提供内置的全角度和曲线支持 支持多用户的本地 OpenAccess 得到 30 ...
SIEMENS EDA/西门子
... 屡获殊荣的 mPower 解决方案可在任何规模的所有设计流程中为数字、模拟和 3D IC 提供电源完整性分析。模拟、半定制和数字电源完整性分析可随时集成到现有设计流程中，同时可扩展到任何规模的电路和芯片。 mPower 电源完整性分析产品 mPower 工具套件可执行快速、可扩展、高效的模拟和数字电源完整性分析，从最小的块到最大的全芯片布局，以验证与电源相关的设计目标和性能，为所有技术和设计类型提供高可信度的电源分析带出。 mPower 电源完整性分析 mPower 解决方案可为数字、模拟、混合信号和 ...
SIEMENS EDA/西门子
... 数字实现是一种 RTL2GDSII 解决方案，可为顶层分层设计和块级实现提供完整的综合和布局布线功能。它的带出质量与签核工具（STA 时序和 DRC）相关，可减少设计闭合时间，确保最佳性能、功耗和面积 (PPA)。 使用 Aprisa SoC 设计 软件的优势？ Aprisa 提供開箱即用的最佳 PPA。這有助於實體設計人員減少佈局流程中每個步驟的工作量，加快產品上市時間。 快速完成設計 统一的架构和通用的分析引擎确保了实现步骤之间以及与签核工具之间出色的时序和 ...
SIEMENS EDA/西门子
... 由于设计规模更大、更复杂、错误数量更多以及验证迭代次数更多，总周期时间不断增加。Calibre nmDRC 平台通过创新功能满足了缩短周期时间的需求，使 Calibre nmDRC 技术有别于传统的 DRC 工具。 业界领先的签收设计规则检查 Calibre nmDRC 平台凭借其不断创新的功能，满足最复杂的规则需求，以及业界领先的性能和容量，25 年来一直被所有主要代工厂采用为内部签收 DRC 解决方案。 首选代工厂签核工具 Calibre nmDRC 技术被所有主要代工厂内部用于工艺定义，产生的规则文件和规则甲板定义了工艺要求，并为其他公司的 ...
SIEMENS EDA/西门子
... 将物理验证从集成电路领域扩展到高级封装领域，提高多芯片封装的可制造性。使用一个 Calibre 驾驶舱进行装配级 DRC、LVS 和 PEX，而无需中断传统的封装格式和工具。 多芯片、系统级对齐/连接性检查 Calibre 3DSTACK 工具扩展了 Calibre 裸片级签核验证，可完成各种 2.5D 和 3D 堆叠裸片设计的签核验证。设计人员可以使用现有的工具流程和数据格式，在任何工艺节点上对完整的多芯片系统进行签核 DRC 和 LVS 检查。 多芯片/芯片封装/叠片对齐检查 Calibre ...
SIEMENS EDA/西门子
... 与 Eldo 独家合作，将 Questa 验证平台扩展到模拟和混合信号，为验证复杂的 AMS SoC 提供全面的环境。 Questa ADMS 仿真 Questa ADMS 工具将多个高性能仿真引擎集成到一个高效工具中，并支持所有主要硬件描述语言和交换标准，从而将 Questa 验证平台扩展到包含模拟 IP 的电路验证。 支持灵活的混合信号验证方法 事件驱动验证模型，可直接在高速环境下进行仿真，以实现最快的仿真速度 连续时间 AMS 验证模型，适用于需要高精度的模拟应用 ...
SIEMENS EDA/西门子
... 经代工厂认证，AFS 平台的 nm SPICE 精确度比传统 SPICE 快 5 倍以上，比并行 SPICE 仿真器快 2 倍以上。为模拟、射频、混合信号和定制数字电路提供最快的 nm 电路验证平台。现在包括新的 eXTreme 技术。 主要功能 模拟快速 SPICE 平台 AFS 具有代工厂认证的精度，其纳米 SPICE 精度比传统 SPICE 快 5 倍以上，比并行 SPICE 仿真器快 2 倍以上。对于大型布局后电路，全新的 AFS eXTreme 技术可提供超过 1 亿个元素的容量，速度比布局后仿真器快 ...
SIEMENS EDA/西门子
... Calibre nmDRC Recon 技术在早期设计迭代中最大限度地减少了 DRC 所需的规则和数据，从而缩短了迭代和调试时间。结果以彩色图的形式显示，可快速识别故障的根本原因，减少运行时间、调试时间和 DRC 迭代的总次数。 早期设计物理验证 设计团队面临着缩短产品上市时间的持续压力，但对于所有节点的设计而言，验证周期只会越来越长，难度越来越大。Calibre nmDRC Recon 工具提供重点 DRC，可显著加快早期设计分析速度，缩短整体设计关闭时间。 自动规则和数据缩减 面对系统布局问题，需要大量上下文的 ...
SIEMENS EDA/西门子