{{product.productLabel}} {{product.model}}
{{#if product.featureValues}}{{product.productPrice.formattedPrice}} {{#if product.productPrice.priceType === "PRICE_RANGE" }} - {{product.productPrice.formattedPriceMax}} {{/if}}
{{#each product.specData:i}}
{{name}}: {{value}}
{{#i!=(product.specData.length-1)}}
{{/end}}
{{/each}}
{{{product.idpText}}}
{{product.productLabel}} {{product.model}}
{{#if product.featureValues}}{{product.productPrice.formattedPrice}} {{#if product.productPrice.priceType === "PRICE_RANGE" }} - {{product.productPrice.formattedPriceMax}} {{/if}}
{{#each product.specData:i}}
{{name}}: {{value}}
{{#i!=(product.specData.length-1)}}
{{/end}}
{{/each}}
{{{product.idpText}}}
... Oasys-RTL 通过在更高的抽象层次上进行优化，并使用集成的平面规划和布局功能，满足了对更高容量、更快运行时间、更好的 QoR 和物理感知的需求。 快速、高 质量的物理 RTL 合成 Oasys-RTL 通过实现物理精度、底层规划和快速优化迭代来提高结果 质量，从而按时完成设计。 功率感知合成 功率感知综合功能包括支持多阈值库、自动时钟门控和基于 UPF 的多VDD 流程。在综合过程中，Oasys-RTL 会根据 UPF ...
SIEMENS EDA/西门子
... 的以细节路由为中心的物理设计平台。 利用布局布线技术加速 SoC 设计 Aprisa 数字实现是一种 RTL2GDSII 解决方案，可为顶层分层设计和块级实现提供完整的综合和布局布线功能。它的带出 质量与签核工具（STA 时序和 DRC）相关，可减少设计闭合时间，确保最佳性能、功耗和面积 (PPA)。 使用 Aprisa SoC 设计 软件的优势？ Aprisa 提供開箱即用的最佳 PPA。這有助於實體設計人員減少佈局流程中每個步驟的工作量，加快產品上市時間。 快速完成設計 统一的架构和通用的分析引擎确保了实现步骤之间以及与签核工具之间出色的时序和 ...
SIEMENS EDA/西门子
... 经代工厂认证，AFS 平台的 nm SPICE 精确度比传统 SPICE 快 5 倍以上，比并行 SPICE 仿真器快 2 倍以上。为模拟、射频、混合信号和定制数字电路提供最快的 nm 电路验证平台。现在包括新的 eXTreme 技术。 主要功能 模拟快速 SPICE 平台 AFS 具有代工厂认证的精度，其纳米 SPICE 精度比传统 SPICE 快 5 倍以上，比并行 SPICE 仿真器快 2 倍以上。对于大型布局后电路，全新的 AFS eXTreme 技术可提供超过 1 亿个元素的容量，速度比布局后仿真器快 ...
SIEMENS EDA/西门子
... 存储器和定制单元的任何现有特性分析解决方案配合使用，支持所有 .lib 数据类型，包括时序、功率、噪声和变化，并支持所有 .lib 数据结构，如 NLDM、CCS、LVF 和 Moments。 Solido 特性分析套件 大幅提高库特性分析和验证的速度 更高 质量的库，更高的功耗、性能和面积 支持标准单元、IO、存储器和定制单元 可与所有特性分析工具和流程配合使用 适用于所有 .lib 数据类型：时序、功率、噪声和变化 Solido ...
SIEMENS EDA/西门子
... 定制以获得更好的性能与对良品率的潜在影响之间取得平衡。利用模式匹配和相似性检查增强 SRAM 调试功能，可使 SRAM 设计人员在设计灵活性和良品率之间找到更好、更精确的平衡。 自动模式匹配和调试 Calibre 模式匹配工具提供与 Calibre 验证工具套件集成的签名 质量模式分类、匹配和调试。在所有 Calibre 设计和制造流程中都能受益于模式匹配的速度和准确性。 集成于 Calibre 平台 Calibre 模式匹配工具在 Calibre 平台内工作，可实现功能强大的基于模式的集成设计验证和制造流程。模式补充了基于文本的多操作设计规则检查 ...
SIEMENS EDA/西门子
... 业界领先的多图案分解、验证和错误调试综合技术。支持所有主要的代工方法和工艺，并提供独特的工具集成和调试功能，确保 Calibre 签收 质量的多图案布局。 适用于所有 MP 设计方法的签核解决方案 Calibre 多重图案工具为所有多重图案设计方法提供签核 质量解决方案。 增强的调试和修正指导 调试并找到适当的多重拼凑违规修复方法可能非常困难，而且不直观。Calibre Multi-Patterning 工具包含专有的错误可视化选项，可帮助设计人员更高效地识别和实施最佳修复。 全面的设计工具集成 ...
SIEMENS EDA/西门子
... 高效设计和创建大型设计需要的不仅仅是编写 RTL。HDL Designer 系列为工程师提供了一套先进的设计编辑器，以促进开发：基于接口的设计电子表格和状态机编辑。 快速评估新代码和重复使用代码的 质量 高效分析设计 与代码创建相辅相成的是代码分析。 HDL Designer 可协助工程师分析复杂的 RTL 设计，提供代码完整性分析、连接完整性分析、HDL 代码 质量评估和设计可视化。 在整个开发流程中管理代码 设计流程管理 除了设计创建和分析，设计管理是设计人员面临的第三项重要任务。除了管理设计数据，团队还需要在整个设计流程中管理项目 ...
SIEMENS EDA/西门子
... Catapult 拥有最广泛的硬件设计解决方案组合，适用于基于 C++ 和 SystemC 的高级合成 (HLS)。Catapult 的物理感知、多 VT 模式、低功耗估计和优化以及一系列领先的验证解决方案使 Catapult HLS 不仅仅是 "C 到 RTL"。 Catapult 客户讨论 HLS 在现实世界中的应用 在过去的几年里，由于设计和验证的复杂性不断增加以及上市时间的压力，采用 HLS 进行芯片设计的情况激增。Catapult HLS 缩短了整体设计和验证流程，使设计人员能够更快地将芯片推向市场。 Catapult ...
SIEMENS EDA/西门子
... Precision RTL Plus 通过独立于供应商的 FPGA 综合解决方案提供同类最佳的结果 质量，并为...航空应用、片上调试和验证以及 DSP 和 RAM 的资源优化增加了 DO-254 认证实用程序。 独立于供应商的 FPGA 综合，适用于...航空和安全应用 Precision RTL Plus 实现了独立于供应商的设计，加快了产品上市时间，消除了设计缺陷，并为...航空和安全关键设计提供了卓越的结果 质量。它具有满足 ...
SIEMENS EDA/西门子
... 综合产品，通过独立于供应商的 FPGA 综合解决方案提供同类最佳的结果 质量。它与用于等价检查的 FormalPro LEC 以及用于设计捕获和使用 ModelSim/Questa 进行设计验证的 HDL Designer 紧密集成。 业界领先的 FPGA 综合 Precision RTL 拥有丰富的功能集，包括高级优化、屡获殊荣的分析和业界领先的语言支持，可实现独立于供应商的设计，加快产品上市时间，消除设计缺陷，并提供卓越的结果 质量。 FPGA ...
SIEMENS EDA/西门子