SIEMENS/西门子建筑软件

... 数字实现是一种 RTL2GDSII 解决方案，可为顶层分层设计和块级实现提供完整的综合和布局布线功能。它的带出质量与签核工具（STA 时序和 DRC）相关，可减少设计闭合时间，确保最佳性能、功耗和面积 (PPA)。 使用 Aprisa SoC 设计 软件的优势？ Aprisa 提供開箱即用的最佳 PPA。這有助於實體設計人員減少佈局流程中每個步驟的工作量，加快產品上市時間。 快速完成設計 统一的架构和通用的分析引擎确保了实现步骤之间以及与签核工具之间出色的时序和 ...

... Veloce CS 是领先的硬件 软件和系统验证平台，包括 Veloce Strato CS 仿真平台、Veloce Primo CS 企业原型验证平台和 Veloce proFPGA CS 软件原型验证平台，可满足复杂芯片、 软件和系统的需求。 Veloce CS 系统的硬件和 软件在这些平台之间具有一致性，可为客户提供最高的生产率和灵活性，使客户能够根据自己的需要在仿真、企业系统和 软件开发之间灵活自如地切换。 应对先进集成电路开发的挑战 当今的 ...

... 用于标准单元、多位单元和 I/O 单元的高性能、高吞吐量单元库表征器。 Kronos 特征化器 高性能库特性分析工具，可为标准单元、多位单元和 I/O 单元等各种单元生成精确的 Liberty 和 Verilog/VHDL 模型。该工具支持复杂的刺激创建和测量方法，以及对输出模型语法的多功能控制。 性能 通过快速运行和多仿真作业控制实现高吞吐量 与 AFS 和 Eldo 原生集成，实现高性能 高度可扩展架构，可并行处理多达 1000 个 CPU 动态资源调度，可随时修改 ...

... Precision RTL 是我们的入门级 FPGA 综合产品，通过独立于供应商的 FPGA 综合解决方案提供同类最佳的结果质量。它与用于等价检查的 FormalPro LEC 以及用于设计捕获和使用 ModelSim/Questa 进行设计验证的 HDL Designer 紧密集成。 业界领先的 FPGA 综合 Precision RTL 拥有丰富的功能集，包括高级优化、屡获殊荣的分析和业界领先的语言支持，可实现独立于供应商的设计，加快产品上市时间，消除设计缺陷，并提供卓越的结果质量。 FPGA ...

... 已在各种集成电路和集成电路子系统上得到验证，包括 ADC、收发器和 PMIC、多 GHz PLLs/DLL 和传感器。 完全可配置的架构 适合特定用途的架构和设计感知技术 支持业界领先的数字求解器 可扩展至所有西门子数字工业 软件模拟求解器 最大限度地重复使用验证基础架构 集成到领先的原理图捕获流程中 提供全面的语言支持 一流的可用性和设置 支持以模拟/数字为中心的流程 简单直观的配置文件格式 ...

... Vista 流程包括 SoC 架构师、硬件工程师和 软件工程师通常用于创建 TLM 模型、组装和配置系统、仿真、验证和调试、分析和优化性能以及电源和与 软件集成的步骤。 复杂系统的原型设计、调试和分析 ESL 设计方法允许工程师在 RTL 阶段之前对复杂系统进行原型设计、调试和分析，从而更快、更高效、更经济地对当今的先进设计进行设计优化。ESL 和 RTL 方法使设计周期得以延续。 快速探索复杂的微架构替代方案 Vista Model ...